Evolve power amplifiers | ||||||
回路の基礎解説シリーズ カレントミラー CSPP PSDC <クリックするとジャンプします。 |
カレントミラー回路 Current mirror circuit |
カレントミラー回路とは、あたかも鏡に映されたかのように、入力した電流と同じ向きの電流が出力される回路です。
ガラスの鏡に映る影は、凹面鏡であれば拡大され、凸面鏡であれば縮小され、歪んだ鏡であれば歪み、また曇った鏡であれば映りが悪くなります。そして、それに当てはまることはカレントミラー回路でも起こりますから、誰が名付けたか知りませんがカレントミラーとは言い得て妙です。
1.
バイポーラトランジスターによるワイドラー型カレントミラー
右図のように入力電流I1を加える側のトランジスターQ1はベースとコレクタを結合したダイオード接続で、Q1のコレクタ電圧を出力電流I2を発生させる側のトランジスターQ2のベースに与える回路となっています。 Q1のエミッタ電流IE1はQ1のコレクタ電流IC1とQ1のベース電流IB1の合計値です。 その他にも欠点を上げることが出来ます。 このような欠点はあるものの高い精度が要求されない場合は、回路が簡単であるため用いられることの多い回路です。 エミッタに抵抗を追加した場合は抵抗両端に電圧振幅を生じるため、Q2のミラー効果が作用して高い周波数の伝達特性が低下します。 尚、ミラー効果のミラーは発見者由来のMillerで鏡のmirrorではありません。 温度によってベース-エミッタ間電圧が変化するため、Q1とQ2を熱結合して温度条件を同一にそろえる必要があります。そのため、最初から2素子を一つのシリコン基板上に作成してあるモノリシック・デュアルタイプのトランジスター(2SA1349/2SC3381など)を利用すると便利です。 |
IE1=IC1+IB1 ∴I1-I2=2IB2 |
簡略形 |
|
エミッタ抵抗追加形 |
|
多連出力形
|
2. ベース電流補償型カレントミラー バイポーラトランジスターによるワイドラー型カレントミラーに、右図のようにQ3を追加してベース電流を別に供給することで、I1=I2を可能にした回路です。 |
3. MOS-FETワイドラー・カレントミラー 右図のようにQ1,Q2にMOS-FETを使用すると、バイポーラトランジスターにあった問題点が一切ないため、I1=I2が理想的に達成できます。 使用するMOS-FETとしては、ゲート-ソース間カットオフ電圧よりもドレイン-ソース間飽和電圧が低い素子でなければなりませんが、高耐圧のものを除けば大概この条件は満たしています。
|
4. ウイルソン・カレントミラー 右図がウイルソン・カレントミラーと呼ばれる回路です。 I1はQ1のコレクタ電流IC1とQ3のベース電流IB3に分流し、IB3はI2と合流しQ3のエミッタ電流IE3となりますが、今度はIE3からQ1のベース電流IB1に分流してそれがIC1と合流しIE1となるので、I1から分流したIB3がIB1となって戻ってくることになり、IB3とIB1が等しければI1=I2となります。
|
5. 高精度ウイルソン・カレントミラー 右図のように、Q1のコレクタ-エミッタ間電圧VCE1とQ2のコレクタ-エミッタ間電圧VCE2を等しくするため、ダイオード接続したQ4による電圧ドロッパーを入れた回路です。こうすることでQ1とQ2の動作条件が等しくなるため、温度ドリフトが減り、I1=I2がより高精度で達成できるようになります。
|
6. スーパーリニア・サーキット
パイオニアの無帰還アンプに使われたテクニックです。 |
|
更新記録
2000/01/23 初版掲載