改造前 改造 1 定電流回路の採用 改造 2  初段をカスコード化 改造 3  初段の2次歪みをコントロールする 改造 4  DC定電流/AC低インピーダンス回路 改造 5  低歪みV-Iコンバーターの採用 改造 6  超3極管接続Ver.2への展開 改造 7  改造6の簡略化

超3極管接続Ver.1 6BM8 シングル ステレオパワーアンプ �Uの特徴は、出力管のカソード側に抵抗とコンデンサーによる電源リップルフィルター回路を入れたこと、そして、そこで生じる電圧降下を初段回路の動作電圧として利用したことです。
普通の方法ですと、出力管の信号電流はカソード抵抗のバイパスコンデンサーと電源フィルターコンデンサーの2つを通らなければなりませんが、本方式では電源フィルターコンデンサーだけですから、音のクオリティーを損ねる要素が1つ少なくて済む点がメリットです。
こうした特徴を受け継ぎながら、回路の細部に手を加えることで、より高性能なアンプにグレードアップさせようという趣旨で改造を始めました。

改造 1 定電流回路の採用

改造の1段階目は、電源リップルフィルター回路の抵抗を定電流回路に置き換えました。
こうすると出力管の無信号時のプレート電流は、定電流回路で決められた電流値で固定され、電源の電圧変動の影響を受けることなく一定値に保たれます。またリップル除去をほぼ完全に行うことができます。

回路図を以下に示します。

定電流回路には高耐圧のパワーMOS-FET 2SK1758 を使用しました。
定電流値はソース抵抗220Ωとツェナーダイオード HZ12L と 2SK1758 のV_GSで決まり、V_GSが約3Vであるため220Ω両端の電圧は9Vとなり、およそ40mAが流れます。
定電流回路の素子をバイポーラトランジスターでなくMOS-FETにした理由は、初段 2SC1775A のバイアス電圧源を定電流回路の HZ12L の電圧と共有しているため、バイポーラトランジスターを使用すると、電源投入時の出力管 6BM8 がウォームアップするまでカソード電流が流れない間、コレクタ電流が流れないので、その分ベース電流が多く流れて、 HZ12L の電圧が低くなり、 2SC1775A がカットオフ状態となってしまい、この状態で 6BM8 がウォームアップすると 2SC1775A のコレクタ-エミッタ間に最大定格以上の電圧が掛り壊れてしまうからです。

この回路の特性を下図に示します。

残留ノイズが0.54mVと大して少なくありません。この原因は、リップルフィルターに掛るリップル電圧がそのまま初段回路に掛るためで、ここで、リップルノイズを取り込んでしまっていると考えられます。
対策として初段回路の定電流性を高める必要があります。

改造 2  初段をカスコード化

改造の2段階目は初段をカスコード回路にして、定電流性を高めました。

回路図を以下に示します。

初段増幅素子にJ-FETを使用し、入力の直結化とソース抵抗による自己バイアス方式で回路をシンプルにしました。
J-FETは1kΩ程度のソース抵抗でドレイン電流が0.5mAとなる、gmが20mS位のものを使用します。ここで用いた 2SK43 以外に、2SK117、2SK68 等が使えます。

この回路の特性を下図に示します。

これによって残留ノイズは入力ショート時98μVと、真空管アンプとしては驚異的な値をマークしました。
また、初段をJ-FETに変更したことで歪率が悪化しました。
1kHzの2次歪(H2)と3次歪(H2)の特性を合せて観ると、歪み成分のほとんどが2次歪であることが解ります。
1kHz H2の特性が2Wを越えた個所で部分的に減少していますが、これは出力のクリップが始まったため、歪みの打消し作用が発生したことが原因です。
この動作では、J-FETはバイポーラトランジスターに比較して2次歪みが大きいですが、次はこの初段回路を検討してみようと思います。

改造 3  初段の2次歪みをコントロールする

J-FETのV_GS-I_D伝達特性は下図のようになっているため、I_Dの少ないカットオフ付近は2次歪みが大きいが、ゼロバイアス付近では直線性が良いので歪みが小さくなります。更に正方向にバイアスを掛けるとカットオフ付近とは逆パターンの2次歪みを発生します。

J-FETの伝達特性

この特性から、初段FETのドレイン電流を可変することで、2次歪みの量を自在にコントロールして、超3極管接続回路の2次歪みを打ち消すことができそうです。
下図が実験に使用した回路で、Q3とQ2はカスコード回路で、Q3のドレイン電流を可変します。
Q1とQ4は、Q3に適当なドレイン電流を与える定電流回路で、VR1とVR2で、Q3のドレイン電流を調整すると同時に、Q2のドレイン電流を約0.5mAに調整します。
Q4にはQ1の電流に加えて、Q2のコレクタ電流と定電流ダイオード(CRD)の電流が余分に流れるので、VR2をVR1より小さい500Ωとしてあります。

CRD Q1 Q2 Q3 Q4

E501 2SK389 2SC1775A 2SK43 2S2SK389

この回路を6BM8超3極管接続アンプに使用した場合の歪率は、スポット的な測定データーですが以下のような数値を得ました。

	0.1W	1W
10kHz	0.037%	0.22%
1kHz	0.024%	0.098%
100Hz	0.15%	1.9%

このデーターは 1kHz 0.1Wで歪率が最小となるように調整した時のものです。FETと真空管では歪みのパターンが一致しないためか、完全な打消しはできず、オシロスコープで観る歪み成分は上下非対称で綺麗な波形ではありませんでした。
単純に3極部電圧帰還管の電圧増幅特性による歪みだけではなく、5極部出力管の電流増幅特性も関与していることが歪みパターンを複雑にしていると考えられます。
100Hzで歪みが大きい原因は、出力トランスのインダクタンスが低下して出力管の電流振幅が大きくなることと、電源インピーダンスが増加するため電源電圧が変動することの2点が考えられます。

電流増幅特性による歪みを減らすには、より高いgmの真空管を用いるか、出力管の手前に増幅段を追加することで対策できますが、発振に対する安定度は悪くなるでしょう。高gm出力管を用いるテーマは、また別のアンプで行うつもりです。
電源インピーダンスを下げるには電源フィルターコンデンサーを大容量化するか、安定化電源を用いることで対策できます。

改造 4  DC定電流/AC低インピーダンス回路

電源インピーダンスを下げるためには、半導体による定電圧回路が有効ですが、出力管のプレート電流を定電流回路で固定するアイデアも捨てがたいので、DCでは定電流性でありながら、ACでは低出力インピーダンスとなる回路を考え出しました。
下図がその回路を搭載したアンプ回路で、初段は『改造3』の 回路になっています。

2SA1015と2SA1486はウイルソン型カレントミラー回路を形成していています。
2SA1015が6BM8 5極部のカソードと +B電源(+290V)間のAC電圧成分を検出して、2SA1486のベースにフィードバックすることで、6BM8 5極部のカソードと +B電源間のインピーダンスを低くしています。
一方、2SA1486のコレクタ電流のDC成分を2SC3632で検出して、2SA1486のベースにフィードバックすることで定電流化しています。シリコンダイオード1S1588は2SC3632のV_BEの温度特性をキャンセルするための温度補償素子です。
定電流値は2SC3632のベース電圧か電流検出抵抗30Ωを変えることで調整でき、この回路では40mAにしてあります。
肝心のインピーダンス特性は50Hz以上で0.5Ω、50Hz以下は徐々に上昇して10Hzで1Ωです。またDC定電流性は10Vの電圧変化に対して、0.1mA程度しか変化しなかったので、約100kΩの直流抵抗があります。

電源を低インピーダンス化したことで、アンプの特性は以下のように、100Hz 1Wの歪みが少なくなりましたが、その他は測定誤差の範囲内で、何も変わってません。

	0.1W	1W
10kHz	0.042%	0.21%
1kHz	0.024%	0.095%
100Hz	0.14%	0.66%

初段で歪みを追加してまで、アンプトータルの歪みを減らすことに、何の意味があるのだろうか。歪率が下がらないで自棄になっている事もありますが、むしろ初段は全く歪みのない回路にして、超3極管接続した真空管のあるがままの音を聴く方がずっと意義深いものがあるのではないかと考え直しました。

改造 5  低歪みV-Iコンバーターの採用

歪みのない初段は、改造3の方式で初段FETのI_DをI_DSSに設定することで実現できます。しかしこの方式は温度に対する安定性の点で難があります。
そこで新規に、温度安定性が高く,低歪みな初段回路を考えてみました。

初段回路は帰還管のカソードに入力信号電圧に応じたドライブ電流を与えるための、V-Iコンバーター(電圧-電流変換回路)と捕らえることができます。OPアンプを使用すれば簡単に高性能なものが出来ますが、知恵を絞ってデスクリートで決めてみました。
下図がV-Iコンバーターの回路です。

D Q1 Q2 Q3 Q4 Q5

1S1588 2SC3381 2SJ109 2SC3881 2SJ109 2SC1775A

Q1とQ3は同一特性のデュアルトランジスター、Q2とQ4は同一特性のデュアルFETです。
Q1とQ2は定電流回路を構成していて、Q3とQ4とQ5はウイルソン型カレントミラー回路を構成しています。
DはQ1のコレクタ-ベース間電圧をQ3のコレクタ-ベース間電圧と等しくするためのものです。

Q1とQ2の定電流回路の電流は、Q3のコレクタを通りQ4のドレインへと抜けるので、Q1とQ3のコレクタ電流は等しく、またQ2とQ4のドレイン電流は等しくなっています。
その結果、Q1とQ3のV_BEは等しく、Q2とQ4のV_GSは等しくなります。従って、Q1のベースとQ2のゲート間の電圧と、Q3のベースとQ4のゲート間の電圧は等しいことになります。

Q5のコレクタ電流はQ5のエミッタ抵抗1kΩに発生する電圧をエミッタ抵抗1kΩで割った値です。
エミッタ抵抗1kΩに発生する電圧は、Q3のベースとQ4のゲート間の電圧と、IN-アース間の入力信号電圧を加えた値です。
Q3のベースとQ4のゲート間の電圧よりも大きい負の入力電圧では、Q5がカットオフします。
Q3のベースとQ4のゲート間の電圧は、Q1のベースとQ2のゲート間の電圧をVR 1kΩで可変することで調整できます。

温度変動に対しては、定電流回路の電流は変化しますが、V_BEとV_GSは変化しませんから Q5のコレクタ電流は一定です。
入力信号電圧に対しては、Q4のドレイン電流とQ3のコレクタ電流に変化がないため、V_BEとV_GSは変化せず、故に歪みを生じません。
しかし実際は随所に分布容量が存在し、そこに電圧変化が有れば電流が流れ、電流変化を生じるため、高い周波数では歪みの発生を避けられません。
 またQ5のベース電流も、Q4のドレイン電流とQ3のコレクタ電流を変化させるため、歪みの要因となります。

この回路を用いた場合の、アンプの歪み率は以下の通りです。

このデーターは東芝製6BM8によるもので、使用する6BM8によって異なり、スヴェトラーナ6BM8の場合は以下のようになりました。

改めて確認することになりますが、超3極管接続は帰還管でNFBループが構成されていますが、帰還管にはNFBが作用しないので、出力管は電流増幅特性の改善がされますが、帰還管の電圧増幅特性は何も変ることなく、帰還管の持つ歪みと云う個性は損なわれることなくアンプの特性に反映されます。
出力管はgmという能力が大きいほどNFB量が多くなり、出力管自らの特性を改善する方向に作用しますから、そういう面では出力管の個性の反映があります。
帰還管は素顔が個性、出力管は自らを制する力が個性と云えるでしょう。

改造 6  超3極管接続Ver.2への展開

再度、改造3で浮上したテーマの継続です。
5極部出力管の電流増幅特性による歪みを減らすため、出力管の手前に増幅段を追加することを考えました。
その結果は何と、僅かな回路の変更で超3極管接続Ver.2の方式に変身しました。
下図は改造4の回路を超3極管接続Ver.2に改造した回路図です。

改造は高耐圧PNPトランジスター2SA1413を、エミッタを6BM8 3極部のカソードに接続し、ベースを6BM8 5極部のカソードに接続し、コレクタを6BM8 5極部のコントロールグリッドに接続すると共に、定電流ダイオードE501を負荷として接続しただけです。
調整中にE501の耐電圧100V以上が掛ることを危惧して、E501を2個直列接続しましたが1個でも問題有りません。

6BM8 3極部は、超3極管接続Ver.1では6BM8 5極部G₁に電圧帰還をしてましたが、この超3極管接続Ver.2では2SA1413のエミッタに電流帰還をしています。
そして、6BM8 3極部の電流変化(i_P)が、2SA1413のコレクタ側インピーダンス(Z_C)によって i_P・Z_Cの電圧に変換され、6BM8 5極部G₁に与えられます。

i_Pは6BM8 5極部プレート電圧の変化(e_P)を6BM8 3極部のプレート内部抵抗(r_P)で割った値です。
またZ_Cの要素は、2SA1413のコレクタ内部抵抗とE501の定電流性と分布容量(ストレーキャパシタンス）です。
分布容量の影響が少ない低い周波数では、非常に高いZ_Cのため極めて大きなオープンループゲインを発生し、多量の帰還が掛かることで、6BM8 5極部の電流増幅特性による歪みの大幅な低減が期待できます。

6BM8 3極部のI_Pは、E501の定電流特性で決まるため0.5mAです。

超3極管接続Ver.1では、6BM8 3極部の動作ラインはE_Pの上昇と共にI_Pが増加するために、E_G-E_P特性の直線性が良くなる効果がありましたが、超3極管接続Ver.2ではI_Pがほぼ一定であるため、動作ラインは水平となり、超3極管接続Ver.1よりも2次歪みが大きくなります。
しかし、6BM8 3極部の歪みは電圧増幅特性の歪みであるため、初段回路で逆パターンの歪みを発生させて打ち消すことが可能です。

1kHz 0.1Wの歪率が最小となるように調整した時の歪率のデーターを以下に示します。

改造4の場合に比べると、全体的にも小さくなってますが、特に100Hzの歪率は劇的に改善されています。
また、出力インピーダンスは0.7Ωと低くなりました。

改造 7  改造6の簡略化

改造6は実験とは云え回路が大袈裟になり過ぎたので、今度はそれを簡略することに挑戦しました。
出力管のプレート-カソード間電圧が出力電流で揺らいでも、超3極管接続Ver.2はオープンループゲインが高く、強力なNFBが歪みを押さえ込んでくれるため、電源を定電流回路とコンデンサーによるパッシブ型に戻しました。
初段も歪みは大きいがシンプルなJ-FETによるカスコード回路に戻しました。
回路図を以下に示します。

［アンプ回路］

［電源回路］

出力段定電流回路にバイポーラトランジスターを使用するため、バイアス電源を電流容量の大きい電源トランス 6.3Vから倍電圧整流で得て、3端子レギュレーターICで +6Vに安定化しました。
初段FETは、配線する上で2SK43よりも足が長く都合が良いという理由で、2SK117(GR)を採用しました。

この超3極管接続Ver.2の方式は動作点の中心が、超3極管接続Ver.1の場合よりもプレート電圧の低い方に移動していることが、出力波形を観測して分ったため、出力トランスの1次側インピーダンス(Zp)を10kΩから7kΩに変更しました。
以下にZp=7kΩとZp=10kΩの歪率を示します。

歪率に大差ありませんが、出力インピーダンスは1kHzで、Zp=10kΩでは0.7Ωでしたが、Zp=7kΩでは1Ω、D.F=8になりました。

先頭へ戻る

Copyright © 1999 Shinichi Kamijo. All rights reserved.
最終更新日: 2001/02/18 09:53:53 +0900