D-NFB方式 
2SJ200/2SK1529 逆立ち型パワーアンプの実験

D-NFBの理解が進行すると、それまで自分なりの解釈で頭の中にあったものと融合した新しいアンプの回路が湧いて来ました。
そしてまだ実験段階ですがシンプルな構成でありながら大した性能が得られる回路ができました。
私もこれまで色んな回路を考えてきましたが、20世紀中にここまで回路は進化できたと記念にしておきたい回路です。

D-NFBは初段の歪を消すことができないため、初段は歪の少ない回路でなければなりません。
そこで考え付いたことが、初段のゲインを最小の１にして、アンプ全体に必要なゲインを終段で得る構想です。
アンプ全体のゲインを20倍（26dB）とした、実験機の基本構成図の定数は以下の通りです。

BACK TO TOP

初段はお手の物の接合型FETによるゼロバイアス・コンプリメンタリー・プッシュプル回路を使い、共通ソース側に歪打消し信号を加えることにします。

初段のゲインを決定するのはドレイン負荷抵抗R_Dとソース抵抗R_Sの比です。
R_SにはQ₁,Q₂のソース内部抵抗と+IN側のインピーダンスを含みます。

BACK TO TOP

終段の反転増幅器には、ソース接地動作でアースを基準にした出力ができる、逆立ち型コンプリメンタリー・プッシュプル回路を採用して、D-G負帰還でゲインを20倍に固定しました。
逆立ち型を使ったアンプの回路はここにもあります

ゲインGは帰還抵抗R_Fと入力抵抗R_Iの比で決まります。
ドレイン電源V_DDは、出力OUTに接続してありアースから浮いているフローティング電源であるため、電源とアース間に発生するコモンモードノイズが出力に加算されますが、それがD-NFBの効果で消されることに期待しました。

BACK TO TOP

 D-NFBアンプとして構成したブロック図を[図4]に示します。

R₂は初段の負荷抵抗であり図2のR_Dに相当します。
初段の負荷は初段のゲインを変化させるので、初段と終段の間にエミッタフォロワ回路を入れて、初段ゲインの安定化を図りました。
初段のゲインは、R₂を初段FETのソース内部抵抗とR₁とR₃,R₄の並列合成値を合計した値で割った値であり、R₁を調整して初段のゲインを1に設定します。

終段のゲインGはMOS-FETのgmが負荷インピーダンスに対して充分高ければR₄をR₃で割った値です。逆にR₃をR₄で割った値がβですから、Gとβの関係は一定に保たれます。
MOS-FETのgmはドレイン電流に依存するのでアイドリング電流が少ないとGは低下しますが、Gが低下しても初段のゲインAが1を超えてない限りは安定に動作にします。
gmの高いMOS-FETを使いアイドリング電流をたっぷり流してGの変化をなくした場合と、ぎりぎりのGが得られる程度のMOS-FETとアイドリング電流を選択した場合では音が違ってくると思いますから、その辺は今後の課題にしておきます。

初段出力とβ・Voを加算した電圧はR₃とR₄の接続点、即ち終段MOS-FETのゲートに発生します。この電圧が全量初段の＋入力側に与えているのでαは1です。
このように面倒に思われたゲインと帰還率が無調整で決定されるため、初段のゲインが1となるようにR₁を調整するだけでD-NFBの完全な動作が得られます。

BACK TO TOP

[図5]が実験した回路です。

VR₂はブロック図のR₁に相当し、歪率が最小となるように調整します。歪率計がなければ、出力インピーダンスが0になるように調整しても良いです。
VR₄はQ₅,Q₆のアイドリング電流を調整するためのもので、0.3Aにしました。VR₄を100Ωの固定にして初段の正負12V電源の電圧を可変しても調整できます。このアイドリング電流は大きいほど歪率が下がります。
VR₃は出力のDCオフセットを0に調整するためのものです。初段の正負12V電源電圧のバランスを可変しても調整できます。
VR₁は初段の歪を減らすための物で、Q₁よりもQ₂のgmが高かったため、Q₂のゲインを下げることで第2高調波歪が最小になるよう調整しました。

主な特性は、最大出力 40W、歪率 0.006%、出力インピーダンス 0.1Ω 測定条件は何れも周波数1kHz、負荷抵抗 8Ωです。
最初は電源周波数に同期したノイズが出力に乗っていて、終段の30Vフローティング電源のコモンモードノイズのためかと思いましたが、初段の12V実験用電源から発生していたものでした。電源ノイズを無くす対策をしたことで残留ノイズは0.025mVと非常に低くなりました。しかしノイズが減っても歪率は低くなりませんでした。考えてみれば初段のノイズや歪は終段で20倍に拡大されるわけで、初段の歪率を減らす課題はありますが、このノイズの少なさは驚異的です。
VR_２の調整で出力インピーダンスを負の値にすることもできますが、歪率最小に調整した時の出力インピーダンスが0.1Ωだったということです。

どうですか、画期的にシンプルな６石の回路ですが申し分ない性能です。エミッタフォロワでドライブしているのでMOS-FETの大きな入力容量も平気です。本質的に広帯域で安定な電流帰還型であり、アンプ内部は比較的低いインピーダンスで構成され、扱われる信号電圧の振幅が低いので高域特性が優れています。

もっと基本的な面でD-NFB方式が、D-NFBをかける前のゲインとD-NFBをかけた後のゲインは変らず、歪の発生が無ければ無帰還アンプと同じ動作であることです。これはNFBアンプが常に余分な増幅とそれを押さえるための動作をしているのとは大きく違います。

BACK TO TOP

実用に向けた試作回路

図6は実用的なアンプを目指して試作した回路ですが、このままでは電源オン・オフ時に10V以上の大きなショックノイズを発生し、実用になりません。

電源オン時は初段電源を先に立ち上げてから終段電源を入れればショックノイズは出ません。また、電源オフ時は先に終段電源の電圧を0Vにしてから、初段電源を切ればショックノイズは出ません。
従って、そのようなシーケンスで電源を制御するか、出力にミューティングリレーを入れて、電源が投入されてから数秒後にスピーカーを繋ぎ、電源が切れると瞬時にスピーカーを切り離すシステムを組み入れる必要があります。

出力DC電圧の変動は100mV以内、アイドリング電流の変動は100mA程度、10kHz方形波で0.001μF〜0.47μFの容量だけを負荷にした場合も発振することなく安定と、ショックノイズ以外は十分に実用レベルの性能があります。

音は全体的に非常なクリアさと癖の無い自然な帯域バランスを感じました。

BACK TO TOP

製作を予定した回路・・・実は失敗

製作するに当たって次の改良しました。

初段を差動回路にして歪率を下げました。
初段負荷抵抗をアースに直接接続して電源変動に強くしました。
出力段のバイアス電圧をシャントレギュレーターで安定化しました。
電源オン・オフ時のショックノイズを防ぐため、電源オン時はタイマーリレーで出力段の電源を遅らせてオンし、電源オフ時は出力段の電源電圧が素早く低下するように、アイドリング電流を多くすることと出力段電源の電解コンデンサーの容量を減らし、初段電源は逆に電解コンデンサーの容量を増やして電源電圧の低下が遅くなるようにしました。

この回路では初段ゲインを調整するソース抵抗がVR1 100Ω+430Ωでは足りず、結局１kΩ近い抵抗値にしないと歪最小にできませんでした。しかも歪率は0.005%(1kHz 1W)以下にはならないと言うありさまで、楽勝と思っていた製作計画が頓挫してすっかり落ち込んでしまいました。

原因は差動回路のドレイン電流をカレントミラーで合成しているため、正帰還量が差動でない場合より増えているためだと解りました。試しに帰還信号の入る側のドレインをカレントミラーをパスして直接電源につなぐと正常に戻ることで確認できました。しかし、その場合は出力のDCドリフトが大きくて実用レベルではありません。

BACK TO TOP

DODN-FB方式でドリフト解決

出力のDCドリフトを減らすため、OPアンプを使ってODNFの方法でDC成分を補償しました.。
この方式を、D-NFBとODNFの2つの方式を使っていることで DODN-FB (Distortion only dual negative feed back)と名付けました。

OPアンプはODNFの副アンプに相当し、反転入力側の積分回路100kΩと0.1μFによって可聴帯域以上の周波数で副アンプのゲインを下げて、ODNFが作用しないようにしてあります。
因みに、反転入力側100kΩをＩＮ ＰＵＴに接続せず接地すれば、DCでゲインが0になるDCサーボとなります。
OPアンプの出力はノイズが多いため、2.2kΩとツェナーダイオードを介して接地した470μFのローパスフィルターでノイズを除去しました。
このように積分回路とローパスフィルターで時定数を2つ持つため、2つの時定数を離して、周波数特性に生じるうねりを減らしてあります。ただしうねりの生じる周波数は可聴帯域以下の部分です。

ツェナーダイオード流れる電流が少ないためかノイズが多く、これを減らすためツェナーダイオードと並列に470μFを接続しました。
出力段のパワーMOS-FETに2SJ554/2SK2955を試してみましたが、歪が2SJ200/2SK1529よりも多く、アイドリング電流が時間と共に上昇するため、温度補償等しないと実用になりません。またソースがフランジになっている2SJ160/2SK1056は絶縁板なしで放熱器に取り付けられますが、これも歪が多く使えません。初めに使用した2SJ200/2SK1529よりも歪が少ない素子はなく、アイドリング電流が安定していて暴走する危険もないので、これが偶然にも最良だったと分かりました。

電源オン-オフ時のショックノイズを減らすには、電源投入時は出力段の電源電圧を先に立ち上げ、電源切断時は出力段の電源電圧が先に降下するようにします。こうするためには、アイドリング電流を多くすることと出力段電源の電解コンデンサーの容量を減らし、初段電源は逆に電解コンデンサーの容量を増やして電源電圧の低下が遅くなるようにするだけでよさそうです。

VR2で出力抵抗を0に調整したとき歪率最小となります。
歪率は以下のようになり、当初の性能が復活しました。

ノイズ110μV (入力ショート/出力8Ω負荷/Weightなし)
最大出力40W (f=1kHz/RL=8Ω)
D.F=∞ (f=1kHz)

出力DC電圧は無調整で0Vになり、DCドリフトもなく、電源オン-オフ時のショックノイズは±0.5V以内です。

BACK TO TOP

MOS-FET 2SJ200/2SK1529 40W+40W D-NFB パワーアンプの製作へ