Evolve power amplifiers 
Contents  
Data sheets 
Notes 
Links

 

 

クロスシャント入力・トランスリニアバイアス

2SK3497/2SJ618
Power Amplifier

従来からの定番部品が入手困難になって行く時代の流れに合わせて、現在から数年先まで現行品で入手可能であろう部品で製作可能な、息の長いアンプの開発をテーマとしました。


トランスリニアバイアスに使うMOS-FETの選別

先ず パワー用MOS-FETを 0.1A程度のドレイン電流でVGSの測定を行い記録しておきます。
実際のアイドリング電流に近い値のもっと大きな電流で測定したいところですが、ドレイン損失による発熱で温度の管理が必要となるために、測定を簡略化しています。
0.1Aでも温度変化するので、手早く測定を済ます必要があります。
測定値に再現性を持たせるためには、測定時の気温と安定化電源の電圧などの測定条件も記録しておきます。

次にバイアス用のMOS-FETを2mA程度のドレイン電流でVGSの測定を行い、 パワー用MOS-FETのVGSに近いものを選別します。

パワー用MOS-FETと組み合わせて、バイアス用のMOS-FETのドレイン電流が5mA程度の時に、 パワー用MOS-FETのドレイン電流が0.3A程度になるものをペアにします。

最後にNchとPchを接続してVssの小さいものをコンプリメンタリでペアとします。

以上はとっても贅沢な選別方法で、ペアの取れる確率が少なく貴重なAランクペアとなります。


しかしここに紹介するアンプには、それほどの厳しい選別でなくても大丈夫です。

下図の回路で、Q1,Q2のドレインに3mA〜5mA程度を流した時に、Q5,Q6のドレイン電流がQ1,Q2のドレイン電流の50〜100倍になれば充分に使えます。
この時にQ1,Q2のソースとQ5,Q6のソース間に電圧差があっても構いませんから、組み合わせ確率がだいぶ高くなります。これはAランクペアと同様に使えますが、ペアとしては格落ちのBランクペア です。

上図の回路をブレッドボードに組み立てて、MOS-FETの選別を行いました。

しかししかしこれで組み合わせができなくても大丈夫。ゲート側に分圧抵抗を入れて、Q5,Q6ののドレイン電流を適当に合わせれば使えます。これ だと訳ありのCランクペアになります。

と云うことで多分あらゆるMOS-FETを、任意のアイドリング電流に設定できる可能性があり、出力段のMOS-FETは当面大丈夫と楽観的な見通しができました。
しかし、これまで成功した組み合わせのようにアイドリング電流が安定してくれるのかは、試してみないことには分りませんけどね。


アンプ回路

2SK3954,2SK2013,2SJ618,2SJ313の組み合わせでAランクペアが2ペア得られたので、下図の回路で最大出力50Wのアンプを実験しました。

RL=8Ω f=1kHz Po=1W  THD=0.0006%


ハイブリッドIC

デュアルタイプのデバイスが生産打切りで入手困難になっているため、汎用のチップ部品を使用して、初段のクロスシャント入力部分をハイブリッドIC化しました。
銅板を上部に張り付けて静電シールドすると同時に、チップ間の温度差をなくすようにしています。

熱結合を要するカレントミラー回路部分も、ディスクリート部品でモジュール化しました。
モジュール内部で空中配線して、リード線の本数を減らしてあります。

電源電圧の変動で出力オフセット電圧が変化しやすいため、定電流回路をカスコード化して対処しました。


試しに作った、2SK1056,2SK213,2SJ160,2SJ78によるCランクペアを使ったアンプ16Wパワーアンプ回路。

この回路で2SK1056,2SJ160のドレイン・ソース間電圧を30V以上にすると、発振が確認されたことを付け加えておきます。

RL=8Ω f=1kHz Po=1W  THD=0.0009%

 

放熱器温度[T]対アイドリング電流[IQ]特性

放熱器の温度が上昇するとアイドリング電流が減少方向に変化しますが、温度上昇によるアイドリング電流の変化は少なく、アイドリング電流の熱暴走は心配なさそうです。
しかし、温度上昇してもドレイン損失の減少が小さいために発熱量の減少が少なく、放熱器の放熱性能が悪いとMOS-FETの温度が上昇し続ける可能性があり、余裕のある放熱設計や過熱防止装置の備えが必要 と考えます。


いよいよ製作するぞ!

アンプ回路に、電源回路、出力DC電圧検出回路、出力ミューティング回路、ラッシュカレント防止回路を加えた、全回路図を示します。

シグナルグラウンドSGとフレームグラウンドFGの間にダイオードの順方向電圧分のバリアを入れて、ノイズレベルでのグラウンドループを断ち切り、入力配線コードがノイズ を拾うと云ったことのないように致してあります。

電圧増幅段の電源電圧が12V 以下では動作不定で出力にDC電圧が発生するため、出力DC電圧検出回路に信号が入らないようにしています。
出力段の電源電圧が直列接続されたフォトカプラLEDとインジケータLEDの順方向電圧の合計(約20V)を超えてから、ラッシュカレント防止回路とミューティング回路が設定タイミング経過後に解除します。
出力に約0.6V以上DC電圧が発生すると、出力DC電圧検出回路によって出力ミューティング回路のフォトカプラLEDを短絡するので、ミューティング動作して出力端子とアンプを切り離し、スピーカにDC電圧が掛からないように保護します。
出力DC電圧検出回路が保護動作すると、電源を切って出力DC電圧検出回路の電源電圧が0V近くまで下げないと解除しません。

正負電源を全て独立のブリッジ整流回路方式として、アースラインに整流回路のリップル電流が混入しないように配線しました。


使用した基板はサンハヤトの小型ユニバーサル基板 ICB-293Gです。
例によって銅箔パターンをエッチング液で除去して、単なる穴あきガラスエポキシ基板としています。

配線の交差する部分が至る所にある凶悪の配線パターンでして、立体交差点ではテフロンチューブやテフロンテープで絶縁してミルフィーユ状態になっています。

出力端子への配線OFCケーブルは、MOS-FETのドレインであるフランジの穴に、圧着端子を使ってビス・ナットで接続しています。

出力段MOS-FETのドレインとブロックコンデンサの電極をつなぐ1mm厚銅板による電極板

購入した1mm厚銅板はシャーリング切断してあるため、切断部分の平面性が悪く、1cm位を切り捨てて使う。
加工後に細目の油砥石で磨いてバリやエッジを取り除く。

MOS-FET取付ネジの通る穴には、絶縁のために内径3mmのテフロンチューブを1mm以内の幅で輪切りにしたものを入れる。
うっかり入れ忘れたり、穴から外れてしまわないように、組み立てる際は注意し、テスターでネジと電極板間の絶縁チェックをする。


回路毎の配線の終了時点で中間動作テストを実施する。

左図に 電圧増幅段回路のテスト用の仮配線を青色で示す。
電源バイパスコンデンサを最短接続しないと高域発振して調整不能になる。
2SA1360のコレクタ電圧をオシロスコープで見てVR50Ωで0Vに合わせる。
Rc100Ωの端子電圧を500mV程度にRTを仮調整する。

赤文字の電流は設計上のおよその想定値で目標値でも実測値でもなく、単なる参考のためです。

 

左図に 出力DC電圧検出回路のテスト用の仮配線を青色で示す。
出力DC電圧の代用に1.5Vは乾電池で、極性を逆にしても動作することを確認する。
動作するとTLR123が点灯すると同時にTLP222AのスイッチがONするので、テスターで導通チェックする。
電源を切るまでTLP222AのスイッチがONし続ける。

TLR123は点灯して保護動作の表示をするだけではなく、その順方向電圧を保護動作を保持するために使っている。

 

左図に 出力DCミューティング回路のテスト用の仮配線を青色で示す。
フォトカプラに10mA程度の電流を流すと、2秒程のタイミングでロードスイッチのMOS-FETがONするから、テスターで導通チェックする。

ロードスイッチに使用したIRFB3077は、TO-220パッケージでありながらオン抵抗が2.8mΩと低く2つ直列で6mΩ程度だ、このオン抵抗はIdの非飽和領域の特性で直線性が高い。
混同しているかも知れないので一言、C-MOSアナログスイッチというのは信号電圧でゲート・ソース間電圧が変化してオン抵抗が変化するが、このロードスイッチは充分に高い一定のゲート電圧でオンするために、それとは原理的に異なる。

 

左図に ラッシュカレント防止回路のテスト用の仮配線を青色で示す。
フォトカプラに10mA程度の電流を流すと、1秒以内のタイミングでロードスイッチのMOS-FETがONするから、テスターで導通チェックする。

ラッシュカレント防止回路のブリッジダイオードは、電源AC電圧に含まれるDC成分を抑制して電源トランスの唸りを減らす役目を兼ねている。

 


アンプ回路と入出力端子と放熱器と電源整流回路を一体のユニットにして、これに電源トランスからの適当なAC電圧をつなぐだけで済むようにしました。

出力段MOS-FETのドレインとブロックコンデンサの電極を銅板で最短接続しています。

ケースに組み込む前に+−30V DC電源を出力段MOS-FETのドレインに接続して、アイドリング電流と出力DCオフセット電圧の調整をします。
この時に電圧増幅段の電源を接続しなくても、ダイオードを介して出力段側から供給されます。
電源電圧が変わってもアイドリング電流の変化は少ないので、これを最終調整としました。


ヒートシンクと一体の背面端子板をスムーズに着脱可能とするために、背面パネルをテーパー状にえぐり取ってあります。 

タカチケースの中では最大サイズのヒートシンクを持つHY149-29-23BBに組み込みました。
フロントパネルには柔らかで鋭い表情を出すために、花梨の5mm厚板をシャープに削って張り付けました。

内部、怪しい黒いカバーの下にはラッシュカレント防止回路の基板が潜む。2つのRコア電源トランスを対向させて漏れ磁束を閉じ込めている。

ハヤブサのイオンエンジンとの違いを見せつける、4機とも正常な動作の光子力インシュレータの輝き。

スイッチをちっちゃいチンコって、どうしてもパンツに見えちゃうか、マァそれでもいいや。

本体重量: 10.5kg
外形寸法(mm): W 280×H 156 (ケース149+脚部7)×D 268 (スイッチ部15+パネル込み本体235+ターミナル部18)

製造原価: 約¥500,000 (材料費+労賃+技術料etc.)


周波数特性 (0dB=1W/1kHz/8Ω)     -3dBポイントは360kHz

出力電力対歪率特性図 (周波数1kHz 負荷8Ω)

周波数対歪率特性図 (出力1W 負荷8Ω)

最大出力: 48W+48W (RL=8Ω)  80W+80W (RL=4Ω)

出力インピーダンス: 0.03Ω (f=1kHz)

残留ノイズ: 110μV (ノーウエイト)    18μV (JIS-A フィルタ)

消費電力ワットチェッカーで測定: 無入力時 47W    8Ω両チャンネル最大出力時 185W


10kHz方形波出力波形 垂直軸 1V/div
8Ω抵抗負荷のみ
無負荷状態
8Ωと0.01μFの並列負荷
0.01μFの容量負荷のみ
8Ωと0.047μFの並列負荷
0.047μFの容量負荷のみ
8Ωと0.1μFの並列負荷
0.1μFの容量負荷のみ
8Ωと0.47μFの並列負荷
0.47μFの容量負荷のみ

10kHzクリップ波形 垂直軸 10V/div
無負荷
8Ω負荷
4Ω負荷

アピールポイント

このアンプの電圧増幅段数はたったの1段です。
その電圧ゲインを生み出しているのは僅か数mSのJ-FETと非力です。
その小さな増幅力をロスせず正確に伝達することに努力を惜しまず回路テクニックを駆使し、必要な部品をふんだんに投入しています。
MOS-FETによる出力段も、ソース抵抗を取り除いてMOS-FETのgmを損ねない回路にしてあるため、多数パラ接続としなくてもシングルでありながら、充分に低い出力インピーダンスを実現しています。

反省点

モノリシックデュアル素子を使わなかったためにDCドリフトが出ますが、アンプとしては実用上の問題はありません。DC100%NFBとか、DCサーボとか対策はあります が、その方法は私の趣味に向かないので消極姿勢です。
過電流リミッターを設けたかったけれど、保護回路のために電源トランスを別にするとか面倒になるのでやめました。
フロントパネルをここにあるような表情のある木目にしたかったけれど、 適当な板材が見つからず残念。
当初の研究目的は実験段階で達成できていたから、ここまで完成させてしまう必要などなかったのに、また悪い癖が出てしまった。






2SK3497/2SJ618 Power Amplifier 弐代目

ハイブリッドICを余分に作り過ぎたので、それを消化するために性懲りもなく同じアンプを製作しました。

LEDの穴にキュービックジルコニアを嵌め込んでお洒落しましたが、全反射するカットの仕方であるために光の透過が少ないという難点があります。

私の性分からしてまったく同じものを造ることが無理なんで、それで何か新しい試みに挑戦しようと悪足掻きをしてみたけれど、結局、元の鞘に戻ったような経緯となりました。
フロントパネルに念願だった表情のある杢目の板を取り付けてはみたが、何だかな〜、私の期待値を下回っているし、造らない方が良かったかも。
このアンプをもって成熟度なり完成度が1段階上がったことは事実だから良しとしておくべきか。

主な変更点は、電圧増幅段の定電流回路のカスコード回路のバイアス電源に青色LEDを使い、定電流回路のトランジスタのVceを少し高くしました。
MOS-FETロードスイッチ回路をこの回路を参考に、フォトカプラを一個削減しました。 その 代わり、ここには高VEBO(12V以上)の トランジスタを必要 とします。
出力段の電源整流にショットキバリヤダイオードを用いました。
電源トランスをLR共通にして、出力段と電圧増幅段で分けました。

出力のDCドリフトが±50mV 位あるため、消極的な対策ですが、DC成分を全負帰還するように改造しました。これで出力のDCドリフトは1/20に減少しました。
それと引き換えに、帰還ループに大容量のコンデンサを入れたせいで、電源を切って再投入する際に2〜3分置かないと、保護回路が働いてしまうという新たな問題ができました。
これで音が変わったかは判りません。
一台目はスピード感のあるパリッとした音ですか、2台目はシットリ感というか膨よかで丸みがあり、アイドリング電流の違いが原因と思います。

 

  Evolve power amplifiers 
Contents  
Data sheets 
Notes 
Links